Page 1 of 2

Searching PAJ

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-181269

(43) Date of publication of application: 11.07.1997

(51)Int.CI.

H01L 27/10 H01L 21/285

H01L 27/108 H01L 21/8242

(21)Application number: 07-338976

(71)Applicant: NEC CORP

(22)Date of filing:


26.12.1995

(72)Inventor: SAKAO MASATO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a manufacturing process for mounting a logic IC containing a transistor which operates at a high speed and a DRAM which requires complicated high-temperature heat treatment on the same semiconductor chip for the manufacturing process of an inexpensive high-performance semiconductor device. SOLUTION: In a method for manufacturing a semiconductor device, no high-temperature process is performed after salicide is formed in a logic IC section. In order to eliminate the need of high-temperature process after the formation of salicide, a bit line 123 in a DRAM cell section is formed of polycrystalline silicon in advance and Ti is deposited on the entire surface while the but line 123 and the source area 126a, the drain area 126b, and the gate electrode 115 of the logic IC section are exposed, and then, the Ti is heattreated. As a result, salicide 135 is formed on the source area 126a and the drain area 126b of the logic IC section and salicide 135 is formed on the gate electrode 115. At the same time, salicide 136 is formed on the bit line 123.



LEGAL STATUS

[Date of request for examination]

26.12.1995

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2765544

[Date of registration]

03.04.1998

Page 2 of 2

Searching PAJ

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

03.04.2004

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出版公開番号

特開平9-181269

(43)公開日 平成9年(1997)7月11日

(51)IntCL*		膜別配号	庁内整理番号	FI			技権表示箇所
H01L	27/10	481		H01L	27/10	481	
	21/285	801			21/285	801T	
	27/108				27/10	681F	
	21/8242					681B	

客室請求 有 請求項の数7 OL (全 .5 頁)

(21)出興番号

特顯平7-338976

(22)出題日

平成7年(1995)12月26日

(71) 出題人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 坂尾 眞人

東京都港区芝五丁目7番1号 日本環気株

式会社内


(74)代理人 弁理士 若林 忠

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】動作速度の速いトランジスタを有する論理IC とプロセスが複雑で高温での熱処理も必要とするDRA Mとを同一の半導体チップの上に搭載するために、高性 能で低コストなデバイスの製造プロセスを提供する。

【解決手段】論理IC部でのサリサイド生成以降に高温のプロセスを行わないようにする。このために、DRAMセル部のビット線123を多結晶シリコンで形成しておき、このビット線123と論理IC部のソース領域126a、ドレイン領域126b及びゲート電極115とが露出した状態で、全面にTiを堆積し、熱処理を行う。これによって、論理IC部のソース領域126a及びドレイン領域126b上にサリサイド124が形成され、ゲート電極115上にサリサイド135が形成されるのと同時に、ビット線123上にもサリサイド136が形成される。



(2)

特期平9-181269

【特許請求の範囲】

【請求項1】 シリコンからなる同一の半導体基板上に 第1のトランジスタ及びキャパシタを有するメモリセル からなるメモリセル部と第2のトランジスタを有する回 路部とをシ具備する半導体装置の製造方法において、 前記半導体基板での前記メモリセル部の素子領域及び前 記回路部の素子領域に、それぞれ、1 対の不純物領域 と、前記1 対の不純物領域に挟まれたチャネル領域上に ゲート絶縁膜を介して配置され第1の導電層からなるゲート電極とを設けて前記第1のトランジスタ及び前記第 2のトランジスタを形成する第1の工程と、

前記半導体基板の全面に第1の層間絶縁膜を堆積し、前 記第1のトランジスタに対応する前記1対の不純物領域 のうち一方の不純物領域上の前記第1の層間絶縁膜に第 1のコンタクトホールを開口し、その後、全面にシリコ ン層を堆積し所定の形状にパターニングして前記メモリ セルへのピット線を形成する第2の工程と、

前記回路部において前記第1の層間絶縁膜をエッチング して、前記第2のトランジスタの前配ゲート電極の側壁 に側壁絶縁膜を形成するとともに前記第2のトランジス タのゲート電極及び1対の不純物領域の上面を露出させ る第3の工程と、

前記第3の工程の実施後、全面に高融点金属を堆積して 熱処理を行い、少なくとも前記ビット線及び前記第2の トランジスタの不純物領域の上面において前記高融点金 属をシリサイド化する第4の工程と、

前記シリサイド化を受けていない高融点金属を除去する 第5の工程とを有することを特徴とする半導体装置の製 造方法。

【請求項2】 前記第1の導電層がシリコンからなり、 前記第4の工程において前記第2のトランジスタのゲート電極の上面においても前記高融点金属のシリサイド化 が行われる請求項1に記載の半導体装置の製造方法。

【請求項3】 前記第1の尊電層がシリコンと金属シリサイドとの2層構成であり、前記第1の工程において、前記第1の導電層を構成するシリコン及び金属シリサイドを前記半導体基板の全面に積層したのちパターニングを行うことによって、前記ゲート電極が形成される請求項1に記載の半導体装置の製造方法。

【請求項4】 前記第3の工程が、前記メモリセル部をマスクし、その後、前記回路部において前記第1の層間 絶縁膜をエッチングして、前記第2のトランジスタの前記ゲート電極の側壁に側壁絶縁膜を形成するとともに前記第2のトランジスタのゲート電極及び1対の不動物領域の上面を露出させ、さらに、全面に不純物をイオン注入し、不純物を拡散・活性化させるための熱処理を行う工程である、請求項1乃至3いずれか1項に記載の半導体装置の製造方法。

【請求項5】 前記第1の工程と前記第2の工程の間に、全面に補助層間絶縁膜を堆積して前記補助層間絶縁

膜をエッチバックすることにより、前記第1のトランジスタ及び前記第2のトランジスタのゲート電極の側線に 側盤絶縁膜を形成する工程を有し、前記第3の工程においては前記第2のトランジスタのゲート電極の静襞に既 に存在する側壁絶縁膜に対してさらに側壁絶縁形が形成される請求項1万至3いずれか1項に記載の半導体装置の製造方法。

【請求項6】 前記第5の工程の実施後に、全点に第2の層間絶縁膜を形成し、前記第1のトランジスタに対応する前記1対の不純物領域のうち他方の不純物領域上の前記第1の層間絶縁膜及び前記第2の層間絶縁脈を貫通する第2のコンタクトホールを開口し、その後、全面に金属を堆積し所定の形状にパターニングして前記キャパシタの蓄積電極を形成する第6の工程と、

前記蓄積電極の表面にTa₂O₅からなる容量絶料膜を形成し、さらに前記キャパシタのプレート電極を形成する 第7の工程とを有する請求項1乃至5いずれか1項に記載の半導体装置の製造方法。

【請求項7】 前記第7の工程の実施後に、全页に第3の層間絶縁膜を堆積し、前記第2のトランジスタとの接続のために前記第2の層間絶縁膜及び前記第30層間絶縁膜を貫通する第3のコンタクトホールを開口し、そののち、全面に埋込み配線用の金属を堆積してエッチングし第2の導電層とする第8の工程を有する請求項6に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特にDRAM(ダイナミック・ランダム・ アクセス・メモリ;dynamic random access new ry)と 論理IC(論理集積回路)とを混載した半導体テバイス に好適な製造方法に関する。

[0002]

【従来の技術】情報化社会の高度化により、情報処理速度の増大が望まれており、例えば、マイクロプロセッサの動作周波数を大幅に高めることが行われてきている。また、一度に取り扱えるビット幅も大きくなっている。それらの結果、高密度で高性能のメモリを選載したプロセッサが必要とされている。すなわち、プロセッサに代表される論理ICとメモリとを同一の半導体チップ内に混在させることが強く要求されている。

【0003】高速動作、高性能が必要とされる場合には、メモリ素子としてSRAM(スタティック・ランダム・アクセス・メモリ:static random access pemory)が必要となり、高密度実装や大容量記憶が必要な場合にはDRAMを使用する方が有利である。ところで、SRAMと論理ICとでは、デバイスの構造やテバイス製造に使用するプロセスが比較的似ているので、同一半導体チップ内にこれらを混載することは比較的容易であり、現在でも広く混載化が進められている。例えば、S

(3)

特別平9-181269

RAMからなるキャッシュメモリを内蔵したマイクロプロセッサが市販されている。しかしながらDRAMの場合には、後述するように、その構造が論理ICと大きく遠っているため、同一チップ内にDRAMと論理ICとを混載することが困難であった。また形成の困難さとともに、DRAMを使用する場合には低コストであることが必要であるが、これまで、低コストであってかつある程度の高性能化を満足するデバイス構造やそのための製造方法が確立されていなかった。以下、このことの理由について、詳しく説明する。

【0004】グラフィックス性能を追及するマルチメデ ィア機器の進展により、メモリと論理ICとを従来より も1桁以上高い転送速度でつなぎたいといった要求が強 まっている。このような高いデータ転送速度を実現する ために、DRAMと論理ICとを同一半導体チップ上に 集積する論理IC混載DRAMが考えられている。しか し、後述するように、DRAMの製造プロセスは通常の 論理 I Cのプロセスよりも複雑である。このため、DR AMと論理ICを同一チップ内に単純に混載すると、複 雑なDRAMプロセスで論理ICも作ることになり、チ ップ全体の製造コストが高くなりやすい。また、高性能 の論理ICに導入されているサリサイドが、その形成後 の熱処理に対する耐性がないため、DRAM特有の容量 部形成のための無処理温度に耐えられないといった問題 もあり、両者を混載するネックともなっている。ここで サリサイド(自己整合シリサイド:self-align-silicid e)とは、高融点金属のシリサイドであって、電極抵抗 や配線抵抗を低減して高速動作を実現するために、従来 のポリシリコンの代りに使用され、半導体業子上に自己 整合的に形成されるもののことである。

【0005】以下、従来の技術について詳しく説明する

【0006】図17は通常の論理ICの断面形状を示している。論理ICは、一般に、多数のトランジスタとこれらを接続する多層の配線層から構成されている。p型シリコン基板210上のフィールド酸化膜211によって区画された各トランジスタは、ゲート酸化膜213とゲート電板214とに配置されたゲート電板214とこのゲート電板214を挟んで相対して形成されるソース領域215a、ドレイン領域215bよりなる。ゲート電極214、ソース領域215bよりなる。ゲート電極214、ソース領域215a及びドレイン領域215b上には、高融点金属とシリコンとの自己整合的な反応を利用したサリサイド216が形成され、それぞれの層抵抗を低減して、高速動作を可能なものとするように考慮されている。

【0007】トランジスタの上層には、第1の層間絶縁 膜217が成膜され、こ第1のアルミ配線219とトランジスタのゲート電板214、ソース領域215a及び ドレイン領域215bとを接続するために、第1の層間 絶縁膜217には埋込みコンタクト218が形成されて いる。図17は3層のアルミ配線を使用した例を示しており、第1のアルミ配線219の上層に第2のアルミ配線222と第3のアルミ配線225が形成され、それぞれを埋込みコンタクト221,224によって接続している。また、第1のアルミ配線219と第2のアルミ配線222は第2の層間絶縁膜220によって隔離され、第2のアルミ配線223によって隔離され、第3のアルミ配線225とは第3の層間絶縁膜223によって隔離され、第3のアルミ配線225上には第4の層間絶縁膜226が形成されている。このように、論理ICはトランジスタとアルミ配線から構成されている。

【0008】また、サリサイドに関しては、サリサイドが形成された以降に800℃程度の熱処理が加えられると、サリサイド増の凝集が起こり、層抵抗の増大を引き起こすことが知られている。この現象は、例えば、IRRE TRANSACTIONS ON ELECTRONDEVICES, VOL. 38, ≥0.2, 1991年、PP.262-269に詳しく説明されている。

【0009】次に、DRAMについて説明する。一般 に、DRAMは、多数の記憶情報を蓄積する記針領域で あるメモリセルアレイと、外部からのデータの入出力に 必要な周辺回路とから構成されている。図18は、一般 的なDRAMの構成を示すブロック図である。すなわ ち、DRAM350は、記憶情報のデータ信号を蓄積す るため単位記憶回路であるメモリセルの集合体であるメ モリセルアレイ351と、メモリセルアレイ351中の 特定のメモリセルを選択するためのアドレス信号を外部 から受けるためのロウアンドカラムアドレスバッファ3 52と、アドレス信号を解読することによってメモリセ ルプレイ351の行を指定するためのロウデコーダ35 3と、アドレス信号を解読することによってメモリセル アレイ351の列を指定するためのカラムデコーダ35 4と、指定されたメモリセルに蓄積された信号を増幅し て読み出すセンスアンプ355と、データ入力のための データインパッファ356と、データ出力のためのデー タアウトバッファ357と、クロック信号を発生するク ロックジェネレータ358と、ロウアンドカラムアドレ スパッファ352にアドレス信号を与えるためのアドレ ス入力端子Ag~Agと、データ入力端子と、データ出力 端子と、電源端子Vcc,Vssと、いくつかの制御信号路 子

【0010】 【外1】

CAS, RAS, W

とから、構成されている。

【0011】メモリセルアレイ351は、DRAMチップ上では大きな面積を占め、メモリセルアレイ351内では、メモリセルがマトリックス状に複数個配列されている。図19は、図18に示したメモリセルアレイ351を構成するメモリセルの4ビット分のメモリセルの等価回路を示している。各メモリセルは、それぞれ、スイ

(4)

特開平9--181269

ッチング用のトランジスタ321と、トランジスタ32 1に接続された信号電荷蓄積用の容量素子322とによって構成されており、いわゆる1トランジスタ1キャバシタ型のメモリセルである。このタイプのメモリセルは、メモリセルアレイの集積度を向上させることが容易であり、大容量のDRAMに広く用いられている。また図中のWLはワード程であり、BLはビット報である。両者は図からも明らかなように、互いに直角状に交差するように配置されている。なお、ビット線BLはセンスアンプ355に接続している。

【0012】図20は、この1トランジスタ1キャパシ **夕型メモリセルの断面図である,p型シリコン基板11** 0の表面にフィールド酸化膜111が設けられており、 フィールド酸化膜111上にはワード級116が配置し ている。また、フィールド酸化膜111で区画された領 域内のp型シリコン基板110には、n型不純物領域1 17a,117bが形成されるている。さらに、n型不 純物領域117a.117bをまたぐようにp型シリコ ン基板110の表面にゲート絶縁膜112が形成され、 ゲート絶縁膜112上にゲート電極114が設けられて いる。ビット線123は、n型不純物領域117ヵに接 続するとともに、層間酸化膜119によってゲート電極 114から隔絶されている。 蓄積電極128は、容量部 コンタクト138によってn型不純物領域117aと接 統されており、菩薩電極128とピット線123は、層 同酸化膜127により隔絶されている。メモリセルのキ ャパシタ(容量素子)は、容量絶縁膜129を介して著 積電極128とプレート電極130を配置することによ り構成されている。キャパシタの上には、層間酸化膜1 31が形成され、その上層にアルミ配線133が配置さ れてメモリセルが構成されている。

【0013】ビット線123は、通常、多結品シリコンとシリサイドとの積層構造(ボリサイド構造)をとり、配線抵抗とコンタクト部分の抵抗を下げるという観点から、イオン注入と窒素を用いた熱処理が施される。また容積電極128とアレート電極130も、イオン注入と熱処理が施された多結晶シリコンから形成される。あるいは、リンの無拡散を施した多結晶シリコンから、蓄積電極128とアレート電極130を形成する。容量絶縁膜129は、CVD(化学気相成長;chemivalvapor deposition)で窒化膜を成長した後に850℃程度で酸化処理をして得られる窒化膜と酸化膜との積層膜よりなり、したがって、この部分の形成に多くの高温での熱処理を必要とする。

【0014】このようにDRAM中でも、メモリセル部分には、アルミ配線の下に多数の配線層を必要とするとともに、高温での悪処理を経て形成されるキャパシタが配置されている。したがって、前述の論理ICとこのDRAMとを同一の半導体チップ内に混載する場合、DRAMのプロセスを主体としてこのチップを形成すると、

プロセスが長大化するとともに、DRAMの形成に必要な高温での熱処理工程によって論理IC上のサリサイドが凝集してしまい、サリサイド層が高抵抗化して本来の低抵抗特性を発揮できなくなるといった問題が生じる。したがって所望の高性能で低コストなチップが形成できない。

[0015]

【発明が解決しようとする課題】上述したように、DR AMと論理ICとを同一半導体チップ上に混叙する場合 に、DRAMの製造プロセスと論理ICの製造フロセス とを単純に組み合わせただけでは、製造コストが高いも のになる上、サリサイドの経巣が発生して論理IC部の 性能低下がもたらされる。 安価なメモリであるDRAM と論理ICとを混載して1チップ化するからには、性能 が飛躍的に向上することを期待することはもちろんのこ ととして、作りやすいプロセスを用い、工程を削略化 し、コストの増加を極力抑えたい。この要求を表現する ためには、論理ICの性能を低下させることなく、DR AMを搭載した論理 I Cを低コストで提供することが必 要であって、論理 I Cの製造プロセスに対する付加工程 を短くし、トランジスタ形成後の熱処理をサリサイドが 凝集しない程度の温度に低減することが必要となる。 【0016】本発明の目的は、動作速度の速いトランジ スタを有する論理ICとプロセスが複雑で高温の熱処理 も必要とするDRAMとを同一の半導体チップの上に搭 載するために、高性能で低コストなデバイスの製造プロ

[0017]

セスを提供することにある。

【課題を解決するための手段】本発明の半導体禁電の製 造方法は、シリコンからなる同一の半導体基板上に第1 のトランジスタ及びキャパシタを有するメモリセルから なるメモリセル部と第2のトランジスタを有する回路部 とを具備する半導体装置の製造方法において、半導体基 板でのメモリセル部の索子領域及び回路部の索子領域 に、それぞれ、1対の不純物領域と、1対の不純物領域 に挟まれたチャネル領域上にゲート絶縁膜を介して配置 され第1の導電層からなるゲート電極とを設けて第1の トランジスタ及び第2のトランジスタを形成する第1の 工程と、半導体基板の全面に第1の層間絶縁膜を唯積 し、第1のトランジスタに対応する1対の不純物領域の うち一方の不純物領域上の第1の層間絶縁膜に第1のコ ンタクトホールを開口し、その後、全面にシリコン層を 堆積し所定の形状にパターニングしてメモリセルへのビ ット級を形成する第2の工程と、回路部において第1の **層間絶縁膜をエッチングして、第2のトランジスタのゲ** 一ト電極の側壁に側壁絶縁膜を形成するとともに第2の トランジスタのゲート電極及び1対の不純物領域の上面 を露出させる第3の工程と、前記第3の工程の実施後、 全面に高融点金属を堆積して熱処理を行い、少なくとも ビット課及び第2のトランジスタの不起物領域の上面に

(5)

特開平9-181269

おいて高融点金属をシリサイド化する第4の工程と、シリサイド化を受けていない高融点金属を除去する第5の 工程とを有する。

【0018】さらに本発明においては、DRAMのメモリセルを完成させるために、第5の工程の実施後に、全面に第2の層間絶縁膜を形成し、第1のトランジスタに対比する1対の不純物領域のうち他方の不純物領域上の第1の層間絶縁膜及び第2の層間絶縁膜を貫通する第2のコンタクトホールを開口し、その後、全面に金属を堆積し所定の形状にパターニングしてキャパシタの蓄積電極を形成する第6の工程と、蓄積電極の表面にTa₂O₆からなる容量絶縁膜を形成し、さらにキャパシタのプレート電極を形成する第7の工程とを設けるようにするとよい。

【0019】本発明において、層間絶縁膜や側壁絶縁膜 としては、シリコンなどの酸化膜を好ましく使用するこ とができる。また後述するように、第1の導電層として シリコン、特に多結晶シリコンや、ポリサイドを使用す ることができる。

【0020】本発明では、論理 I Cのサリサイドに無影 響を与えることなく、逆にサリサイド形成の工程をDR AMの形成プロセスで有効に活用し、工程を短縮してい る。すなわち本発明では、DRAMセル部のビット線を 多結晶シリコンで形成しておき、論理IC部の少なくと もソース領域及びドレイン領域上をサリサイド化する際 に、DRAMセル部のビット線も同時にサリサイド化す る。これにより、従来のプロセスでビット線を形成する 際に必要としていた高温での熱処理を削減することがで き、加えて、製造プロセスを簡略化することができる。 またDRAMセル部のキャパシタの形成においては、多 結晶シリコンからなる鉱極の形成を廃し、金属系の電 極、すなわちタングステンなどの金属やTiN、WSi などを用いた電極とし、さらに、容量膜については、従 来は酸化膜と窒化膜の積層膜としていたものを、この積 層膜に比べて低い温度での熱処理で薄膜が形成できるT a2O5を用いるようにした。これらによって、論理IC 部のサリサイドを形成した後に加えられるプロセス温度 が700℃を超えないようにすることができ、論理IC 部でのサリサイドの凝集、高抵抗化を防ぐことが可能に なっている。したがって、論理ICの高速性能の利点を 確保しつつ、大容量のDRAMを混載したチップを少な い工程数で容易に形成することができる。

【0021】また、DRAMセル部のゲート電極をポリサイド構造とすることにより、このゲート電極を多結晶シリコンで形成した場合に比べて抵抗を低減することが可能となり、ゲート電極の低抵抗化のための特別な構造やプロセスを付与することが必要なくなるため、よりDRAMセルの高集積化が図ることができる。

【0022】さらに、第1の工程においてDRAMセル部と論理IC部のそれぞれにおいてゲート電極の個壁に

側壁絶縁膜(サイドウォール)を形成し、第3の工程で 論理IC部のゲート電極の便壁に重ねて側壁絶縁膜を形成するようにすることにより、DRAMセル部と論理IC部とでゲート電極の側壁の厚さを独立に設定することが可能になり、それぞれに最適な厚さを設定できて、動作速度をさらに高めることが可能になる。

【0023】このようにして、工程数が少なく、特性を 低下させることなしに、同一の半導体チップ上により高 密度なDRAMの集積が可能となり、より高性前の論理 ICを混載して構成することができる。

[0024]

【発明の実施の形態】次に、本発明の実施の形態について、図面を参照して説明する。

【0025】《第1の実施の形態》図1~図6は、本発明の第1の実施の形態での半導体装置の製造プロセスを工程順に示す断面図である。ここでは、DRAMと論理ICとを同一のp型シリコン基板上に混成した半導体装置を製造するものとする。図示左側の領域がDRAMセル部であり、図示右側の領域が論理IC部である。なお、従来のDRAMセルの構造を示す図20におけるものと対応する構成部分には、図20と同一の符号を付してある。

【0026】まず、通常のDRAMや論理ICの製造プ ロセスと同様にして、まず、図1に示すように、p型シ リコン基板110上にフィールド酸化膜111を形成 し、素子分離を行う。DRAMセル部及び論理しC部の それぞれにおいて、フィールド酸化膜110に囲まれた 各案子領域に、ゲート絶縁膜112.113を介して、 多結晶シリコンからなるゲート電極114、115をそ れぞれ形成する。同時に、DRAMセル部においては、 フィールド酸化膜111上に、多結晶シリコンからなる ワード線116を形成する。続いて、DRAMセル部 に、フィールド酸化膜111及びゲート電極114をマ スクとする不純物イオン注入により、n型不純物領域1 に、論理【C部では、フィールド酸化膜111及びゲー ト電極115をマスクとする不純物イオン注入により、 n型不純物領域118a,118bをそれぞれ相対して 形成する。さらに全面に層同酸化膜119を堆積する。 【0027】次に、図2に示すように、DRAMセル部 において、n型不純物領域117b上の部分の層面酸化 膜119に閉口を設け、ビット線コンタクト121とす る。そして、多結晶シリコン122を100 nm程度の 厚さで全面に堆積する。このとき、多結晶シリコン12 2とDRAMセル部のn型不植物領域117bは、ビッ ト線コンタクト121を通じて接続される。

【0028】次に、図3に示すように、DRAMセル部において、フォトリソグラフィ技術とドライエッチング技術を用い、多結晶シリコン122をピット線123の形状に加工する。このとき、論理IC部では多結晶シリ

(6)

コン122がエッチング除去されるようにするとよい。 絞いてレジスト124によってDRAMセル部を覆い、 論理IC部において層間酸化膜119をエッチバックすることにより、論理IC部のゲート電極115の側壁 に、酸化膜よりなるサイドウォール125を形成する。 この状態で、論理IC部のみに2回目の不純物イオン注入を行う。この後、レジスト124を除去し、窒素ガス 雰囲気下での熱処理により、2度にわたって注入された 不純物イオンの活性化と拡散を行い、ソース領域126 aとドレイン領域126bを得る。このとき、同時に、 DRAMセル部のn型不純物領域117a,117bで も活性化と拡散が行われる。

【0029】次いで、全面にヒ案を5×1014イオン/cm²のドーズ量でイオン注入し、さらに例えばTiを40nm厚さで堆積をして、650℃程度で窒素雰囲気中でアニールする。これによって、DRAMセル部のビット線123上や、論理IC部のゲート電極115上、ソース領域126a及びドレイン領域126b上にTiSiからなる反応層(シリサイド層)が形成される。その後、未反応のTiをフッ酸でエッチング除去し、再度、窒素雰囲気中で800℃程度で熱処理し、TiSiの相転移を起こして低抵抗化する。このプロセスにより、図4に示すようなサリサイド134~136が形成される。

【0030】次に、図5に示すように、全面に層間酸化 膜127を堆積し、表面を平坦化する。平坦化の方法と しては、公知の化学的機械研磨法や、シリカを食布した 後、エッチバックを行う方法などが用いられる。その 後、DRAMセル部上の層間酸化膜119,127を貫 通してn型不純物領域117aに到達するように、容量 部コンタクト138を閉口する。さらに全面にTiNを スパッタ法で堆積し、次いでWをCVD法などにより成 長する。この状態から、図5に示されるようにWとTi Nを加工し、メモリセルのキャパシタの蓄積電極128 を得る。さらに、Ta:O6を10nm程度成膜し、酸素 のプラズマにさらすことにより、キャパシタの容量絶縁 膜129を得る。続けて、キャパシタのプレート電極1 30を形成する。プレート電極130には、TiNのス パッタ膜またはTiN膜とWSi膜などの積層膜を用い るとよい。プレート電極1306所望のサイズにエッチ ング加工される。

【0031】次に、図6に示すように、DRAMセル部のプレート電極130上と論理IC部の層間酸化膜127上とに、再度、層間酸化膜131を形成する。このとき、前述した平坦化を施してもよい。論理IC部のゲート電価115上、ソース領域126a上及びドレイン領域126b上に、コンタクトを開口し(同時に、図示していないが、DRAMの周辺回路部においても所望の部分にコンタクトを形成する)、Ti, TiNのバリヤ膜を成膜した後、CVD法によってWを成膜し、連続的に

エッチバックすることにより、埋込み配線132を形成する。さらにその後、アルミ配線133を形成する。以上によって、DRAMと論理ICとを混載したチップの基本部分を得る。さらに、2層目、3層目など必要な層数のアルミ配線を形成することにより、このチップは完成する。

【0032】《第2の実施の形態》次に、本発則の第2の実施の形態について説明する。図7~図12に、この第2の実施の形態での半導体装置の製造プロセスを工程限に示す断面図である。ここでは、DRAMと計理ICとを同一のp型シリコン基板上に混載した半導体装置を製造するものとする。図示左側の領域がDRANセル部であり、図示右側の領域が論理IC部である。なお、第1の実施の形態におけるものと対応する構成部分には、図1~図6と同一の符号を付してある。

【0033】図7に示すように、通常のDRAN及び論理ICの製造方法と同様にして、p型シリコン引板110上にフィールド酸化膜111を形成し、素子分離を行う。このとき、DRAMセル部及び論理IC部においては、フィールド酸化膜111に囲まれた各素子が域に表面に、それぞれゲート絶縁膜112,113が形成されている。そして、まず多結晶シリコン101を今面に形成し、次に、WSiなどのシリサイド102を介面に形成する。

【0034】次に、シリサイド102と多結晶シリコン 101とを同時にエッチングにより加工することによ り、図8に示すように、DRAMセル部におけるゲート 電極114及びワード線116と、論理IC部における ゲート電極115とを形成する。したがって、ゲート電 極114,115とワード線116は、多結晶シリコン とシリサイドとの2層構造となっており、ポリサイド構 造となっている。 そして、 DRAMセル部において、 フ ィールド酸化膜111及びゲート電極114をマスクと して不純物イオン注入を行い、n型不純物領域117 a,117bをそれぞれ相対して形成する。また同時 に、論理IC部では、フィールド酸化膜1118.びゲー ト電極115をマスクとして不純物イオン注入を行い、 n型不純物領域118a,118bをそれぞれ相対して 形成する。さらに全面に層間酸化膜119を堆削する。 【0035】次に、図9に示すように、DRANセル部 において、n型不純物領域117b上の部分の別間酸化 膜119に開口を設け、ピット線コンタクト1~1とす る。そして、多結晶シリコン122を全面に100nm 程度の厚さで堆積する。このとき、多結品シリニン12 2とn型不純物領域117bとは、ビット線コンタクト 121を通じて接続する。

【0036】次に、図10に示すように、DRAMセル 部において、フォトリソグラフィ技術とドライユッチン グ技術を用い、多結晶シリコン122をビット約123 の形状に加工する。このとき、論理IC部では3結晶シ (7) ·

特開平9--181269

リコン122がエッチング除去されるようにするとよい。さらにレジスト124でDRAMセル部を覆い、論理IC部において層間酸化膜119をエッチバックすることにより、論理IC部のゲート電極115の側壁に、酸化膜よりなるサイドウォール125を形成する。この状態で、論理IC部のみに2回目の不純物イオン注入を行う。この後、レジスト124を除去し、窒素ガス雰囲気下での熱処理により、2度にわたって注入された不純物イオンの活性化と拡散を行い、ソース領域126aとドレイン領域126bを得る。このとき、同時に、DRAMセル部のn型不純物領域117a,117bでも活性化と拡散が行われる。

【0037】次いで、全面にヒ素を5×10¹⁴イオン/cm¹のドーズ量でイオン注入し、さらに例えばTiを40nm厚さで堆積をして、650℃程度で窒素雰囲気中でアニールする。これによって、DRAMセル部のビット線123上や、論理IC部のソース領域126a及びドレイン領域126b上にTiSiからなる反応層(シリサイド層)が形成される。その後、未反応のTiをフッ酸でエッチング除去し、再度、窒素雰囲気中で800℃程度で熱処理し、TiSiの相転移を起こし低低抗化する。このプロセスにより、図11に示すようなサリサイド134,136が形成される。

【0038】次に、図12に示すように、全面に層間酸化膜127を堆積し、表面を平坦化する。平坦化の方法としては、公知の化学的機械研磨法や、シリカを塗布した後、エッチバックを行う方法などが用いられる。その後、DRAMセル部上の層間酸化膜119,127を貫通してn型不純物領域117aに到達するように、容量部コンタクト138を開口する。さらに全面にTiNをスパック法で堆積し、次いでWをCVD法などにより成長する。この状態から、図5に示されるようにWとTiNを加工し、審積電極128を得る。さらに、Ta₂O₅を10nm程度成膜し、酸素のプラズマにさらすことにより、容量絶縁膜129を得る。プレート電極130には、TiNのスパック膜またはTiN膜とWSi膜なの積層膜を用いるとよい。このプレート電極130も所望のサイズにエッチング加工される。

【0039】この後のプロセスは、前述の第1の実施の 形態でのプロセスをそのまま適用することにより、DR AMと論理ICとが同一チップ上に混載した半導体装置 が完成する。

【0040】《第3の実施の形態》次に、本発明の第3の実施の形態について説明する。図13〜図16は、この第3の実施の形態での半導体装置の製造プロセスを工程順に示す断面図である。ここでは、DRAMと論理ICとを同一のp型シリコン基板上に混載した半導体装置を製造するものとする。図示左側の領域がDRAMセル部であり、図示右側の領域が論理IC部である。なお、第1の実施の形態や第2の実施の形態におけるものと対

店する構成部分には、図1~図12と同一の符号を付してある。

【0041】図13に示すように、通常のDRAM及び 論理ICの製造方法と同様にして、p型シリコン基板1 10上にフィールド酸化膜111を形成し、素子分離を 行う。DRAM部及び論理IC部においてフィールド酸 化膜111に囲まれた各素子領域に、それぞれ、ゲート 絶縁膜112,113を介して、多結晶シリコンフロらな るゲート電極114,115を形成する。また同時に、 DRAMセル部において、フィールド酸化膜111上に 多結晶シリコンからなるワード線116を形成する.そ の後、DRAMセル部において、フィールド酸化膜11 1及びゲート電板114をマスクとして不純物イオン注 入を行い、n型不純物領域117a,117bをそれぞ れ相対して形成する。また同時に、論理IC部では、フ ィールド酸化膜111及びゲート電極115をマスクと する不純物イオン注入により、n型不純物領域118 a.118bをそれぞれ相対して形成する。続いご、全 面に酸化膜を堆積し、エッチバックを施すことにより、 DRAM部のゲート電極114及びワード線116の側 壁と、論理 I C部のゲート電極115の個壁に、酸化膜 よりなるサイドウォール125を形成する。

【0042】次に、図14に示すように、全面に層間酸化膜119を堆積する。その後、DRAMセル部において、n型不純物領域117b上の部分の層間酸化膜119に開口を設け、ビットはコンタクト121とする。さらに、多結晶シリコン122を100nm程度の厚さで全面に堆積する。このとき、多結晶シリコン122とn型不純物領域117bはビット線コンタクト121を通じて接続される。

【0043】次に、図15に示すように、DRAMセル 部において、フォトリソグラフィ技術とドライエッチン グ技術を用いて多結晶シリコン122をビット線123 の形状に加工する。このとき、論理IC部では多結晶シ リコン122がエッチング除去されるようにするとよ い。続いて、レジスト124によってDRAMセル部を 覆い、層間酸化膜119をエッチバックすることによ り、論理 I C部のゲート電極115の側壁に、似化膜よ りなるサイドウォール137を形成する。この状態で、 論理IC部のみに2回目の不純物イオン注入を行う。こ の後、レジスト124を除去し、窒素ガス雰囲気中での 熟処理により、2度にわたって注入された不純物イオン の活性化と拡散を行い、ソース領域126aとドレイン 領域126bを得る。このとき、同時に、DRAMセル 部のn型不純物領域117a,117bでも活性化と拡 飲が行われる。

【0044】次いで、全面に上素を5×1014イオン/cmiのドーズ量でイオン注入し、さらに例えば「iを40nm厚さで堆積をして、650℃程度で登到雰囲気中でアニールする。これによって、DRAMセル部のビ

特開平9-181269

(8)

. ット級123上や、論理IC部のゲート電優115上、 ソース領域126a及びドレイン領域126b上にTi Siからなる反応層(シリサイド層)が形成される。そ の後、未反応のTiをフッ酸でエッチング除去し、再 度、窒素雰囲気中で800℃程度で熱処理し、TiSi の相転移を起こし低抵抗化する。このプロセスにより、 図16に示すようなサリサイド134~136が形成さ れる。さらに、全面に層面酸化膜127を堆積し、表面 を平坦化する。平坦化の方法としては、公知の化学的機 械研磨法や、シリカを塗布した後、エッチバックを行う 方法などが用いられる。その後、DRAMセル部上の層 間酸化膜119,127を貫通してn型不純物領域11 7aに到達するように、容量部コンタクト138を開口 する。さらに全面にTINをスパッタ法で堆積し、次い でWをCVD法などにより成長する。この状態から、図 5に示されるようにWとTiNを加工し、蓄積電極12 8を得る。さらに、TagOsを10nm程度成膜し、酸 素のプラズマにさらすことにより、容量絶縁膜129を 得る。プレート電極130には、TiNのスパッタ膜ま たはTiN膜とWSi膜などの積層膜を用いるとよい。 このプレート電極130も所望のサイズにエッチング加 工される。これによって図16に示されるような構造が 得られる。

【0045】この後のプロセスは、前述の第1の実施の 形態でのプロセスをそのまま適用することにより、DR AMと論理ICとが同一チップ上に混載した半導体装置 が完成する。

[0046]

【発明の効果】以上説明したように本発明は、DRAM セル部のビット線を多結品シリコンで形成しておき、論 理IC部の少なくともソース領域及びドレイン領域上を サリサイド化する際に、DRAMセル部のビット線も同 時にサリサイド化することにより、ピット線を形成する 際の従来の高温での熱処理を削減することができ、加え て、また、製造プロセスを簡略化することができるとい う効果がある。DRAMセル部のキャパシタの形成にお いて、多結晶シリコンからなる電極を使用せずに金属系 の電極とし、Ta2O5を容量膜として使用することによ り、論理IC部のサリサイドを形成した後に加えられる プロセス温度が700℃を超えないようにすることがで き、論理IC部でのサリサイドの凝集、高抵抗化を防ぐ ことが可能になる。したがって、論理【Cの高速性能の 利点を確保しつつ、大容量のDRAMを混載したチップ を少ない工程数で容易に形成することができるという効 果を生じる。

【0047】また、DRAMセル部のゲート単極をポリサイド構造とした場合には、特別な構造やプロセスを付与することなく、ゲート電極の低低抗化が可能になって、DRAMセルのより一層の高集積化が図ることができる。さらに、第1の工程と第3の工程のそれぞれで個

壁酸化膜(サイドウォール)を形成するようにすることにより、DRAMセル部と論理IC部とでゲート電極の側壁の厚さを独立に設定することが可能になり、それぞれに最適な厚さを設定できて、動作速度をさらに高めることが可能になる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態の半導体装置の形成 方法を示す断面図である。

【図2】第1の実施の形態において図1に示す1程の次の工程を示す断面図である。

【図3】第1の実施の形態において図2に示す工程の次の工程を示す断面図である。

【図4】第1の実施の形態において図3に示す!【程の次の工程を示す断面図である。

【図5】第1の実施の形態において図4に示す工程の次の工程を示す断面図である。

【図6】第1の実施の形態において図5に示す:[程の次の工程を示す断面図である。

【図7】本発明の第2の実施の形態の半導体装置の形成 方法を示す断面図である。

【図8】第2の実施の形態において図7に示す工程の次の工程を示す断面図である。

【図9】第2の実施の形態において図8に示す工程の次の工程を示す断面図である。

【図10】第2の実施の形態において図9に示す工程の次の工程を示す断面図である。

【図11】第2の実施の形態において図10に方寸工程の次の工程を示す断面図である。

【図12】第2の実施の形態において図11に示す工程 の次の工程を示す断面図である。

【図13】本発明の第3の実施の形態の半導体設置の形成方法を示す断面図である。

【図14】第3の実施の形態において図13にデオ工程の次の工程を示す断面図である。

【図15】第3の実施の形態において図14にデす工程 の次の工程を示す断面図である。

【図16】第3の実施の形態において図し5に示す工程の次の工程を示す断面図である。

【図17】一般的な従来の論理ICの構造を示す断面図である。

【図18】一般的なDRAMの内部回路構成をデオプロック図である。

【図19】DRAMセルの監線の構成を示す等征回路図である。

【図20】従来のDRAMセルの構造を示す断値図であ

【符号の説明】

101,122 多結晶シリコン


102 シリサイド

110.210 p型シリコン基板


(9)

111.211 フィールド酸化膜		133.2	219,222,225 アルミ配線
112,113,213 ゲート絶縁膜		134~	136,216 サリサイド
114,115,214 ゲート電極		138	容量部コンタクト
116 ワード線		217,2	20,223,226 層間絶縁膜
117a,117b,118a.118b	n型不植物	218,2	221,224 埋込みコンタクト
領域		321	トランジスタ
119,127,131 層間酸化膜		322	容量素子
121 ビット線コンタクト		350	DRAM
123 ビット線		351	メモリセルアレイ
124 レジスト		352	ロウアンドカラムアドレスパッファ
125.137 サイドウォール		353	ロウデコーダ
126a,215a ソース領域		354	カラムデコーダ
126 b. 215 b ドレイン領域		355	センスアンプ
128 蓄積電極		356	データインバッファ
129 容量絶縁膜		357	データアウトバッファ
130 プレート電極		358	クロックジェネレータ
129 御江五部城			

(図1)




【図2】




(10)


[図3]




[図4]



[図5]




[図8]




(11)






【図7】




【図9】




(12)


【図10】




[図11]



【図12】




【図13】




(13)


【图14】



【図15】




【図16】




(14)






[図18]



【図19】



(15)

特開平9-181269

2021/021

【図20】

